# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-301642

(43)Date of publication of application: 13.11.1998

(51)IntCL

GOSF 1/56

HO3F 3/45

(21)Application number: 09-109703

(22)Date of filing:

25,04,1997

(71)Applicant : SEIKO INSTR INC


(72)Inventor: NAKASHITA TAKAO

# (54) VOLTAGE REGULATOR

### (57)Abstract:

PROBLEM TO BE SOLVED: To suppress the increase an output voltage due to the influence of off-leakage without increasing the threshold voltage of an output transistor by adding a circuit for making the current of a size about the same as the off-leakage of the output transistor flow.

SOLUTION: The output voltage of a reference voltage circuit 1 and the voltage of an output terminal 4 are divided in resistors R1 and R2, the divided voltages are compared in an error amplifier circuit 2 and the output transistor 3 is controlled. Then, the current made to flow to the output transistor is defined as lout, the lout is turned to the current made to flow to breeder resistors R1 and R2 and the off-leakage current of the output transistor 3 at the time of non-load, and at the time, an off-leakage current correction circuit 5 pulls in the current of the size about the same as the off-leakage current made to flow to the output transistor 3. Thus, the off-leakage current of the output transistor 3 made to flow to the resistor 3 made



to flow to the resistors R1 and R2 is reduced and the rise of the output voltage is suppressed.

### LEGAL STATUS

[Date of request for examination]

10.12.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3452459

[Date of registration]

18.07.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

BEST AVAILABLE COPY

HARNESS

;5397-0893 N:U24

# 0/ 1

Searching PAJ

2/2 ページ

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

•

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

### (11)特許出願公開番号

## 特開平10-301642

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.<sup>6</sup>

識別記号

G05F 1/56 H03F 3/45 3 1 0

FΙ

G 0 5 F 1/56

310G

H03F

В

### 審査請求 未請求 請求項の数3 OL (全 4 頁)

(21)出願番号

特願平9-109703

(22)出願日

平成9年(1997)4月25日

(71)出願人 000002325

3/45

セイコーインスツルメンツ株式会社

千葉県千葉市美浜区中瀬1丁目8番地

(72)発明者 中下 貴雄

千葉県千葉市美浜区中瀬1丁目8番地 セ

イコー電子工業株式会社内


(74)代理人 弁理士 林 敬之助

### (54) 【発明の名称】 ボルテージレギュレータ

#### (57)【要約】

【課題】 出力電流が少なくなっても一定の出力電圧を 出力するボルテージレギュレータを得る。

【解決手段】 ボルテージレギュレータにおいて出力トランジスタのオフリークと同等の電流を流す回路を付加することによりボルテージレギュレータの出力トランジスタのVthを高めず、かつオフリークによる出力電圧の上昇を抑えることができる。



### 【特許請求の範囲】

【請求項1】 基準電圧源と、該基準電圧源の出力をそ の一方の入力に受ける誤差増幅回路と、該誤差増幅回路 の出力によって制御される出力トランジスタと、該出力 トランジスタと直列に接続され、分圧電圧を前記誤差増 幅器の他方の入力に接続する分圧抵抗と、該分圧抵抗と 並列に接続され、前記出力トランジスタのオフリーク電 流と同程度の電流を流すオフリーク電流補正回路とから 構成されることを特徴とするボルテージレギュレータ。 【請求項2】 請求項1に記載のボルテージレギュレー タに、負荷が重い時には前記オフリーク電流補正回路の 動作を停止させる制御回路をさらに付加したことを特徴 とするボルテージレギュレータ。

【請求項3】 前記制御回路は、前記誤差増幅器の出力 を用いて、負荷が重い時に前記オフリーク電流補正回路 への電流供給を停止するように構成された請求項2に記 載のボルテージレギュレータ。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】この発明はCMOSモノリシック IC化されたボルテージレギュレータに関する。

### [0002]

【従来の技術】従来の正の出力電圧を持つボルテージレ ギュレータの回路図を図2に示す。基準電圧回路1の出 力電圧と出力端子4の電圧を抵抗R1とR2で分割され た電圧は誤差増幅回路2で比較され、出力トランジスタ 3を制御する。出力端子4の電圧を抵抗R1とR2で分 割した電圧が、基準電圧回路1の出力電圧より小さけれ ば、誤差増幅回路2の出力は小さくなり出力トランジス タ3を強くバイアスし、出力端子4の電圧は大きくな る。逆に出力端子4の電圧を抵抗R1とR2が分割した 電圧が基準電圧回路1の出力電圧より大きくなると、出 カトランジスタ3を弱くバイアスして、出力端子電圧は 小さくなる。このようにして出力端子4の電圧は一定に 保たれる。

### [0003]

【発明が解決しようとする課題】従来の正の出力電圧を 持つボルテージレギュレータは、出力電流が小さくなる と出力トランジスタ3は出力電流を絞るようになる。さ らに出力電流が小さくなると、出力トランジスタ3はほ 40 応じてトランジスタ7と8には比例した電流が流れる。 とんどoffするが、出力トランジスタのW長が大きいた め出力トランジスタ 3 がoffしても出力端子 4 には出力 トランジスタ3のオフリーク電流が抵抗を流れ、出力端 子4の電圧は上昇する。仮に出力トランジスタ3のオフ リーク電流をIleak、負荷電流をIloadとすると、出力電 流が小さい時は Iload≪Ileakであるため出力電圧は(R 1+R2)×Ileakとなり、出力端子4の電圧は抵抗R1とR 2の比とで設定した電圧よりも高くなってしまう。図5 の出力電圧と出力電流のグラフの実線で示すように出力「

の影響が大きくなり、出力端子4の電圧は高くなる。 【0004】一般にはこの出力電圧の上昇を抑えるには 出力トランジスタのしきい値電圧Vthを上げオフリーク 電流を抑える。しかしVthを上げると出力トランジスタ 3の駆動能力が小さくなってしまう。

### [0005]

【課題を解決するための手段】上記課題を解決するため に、この発明は出力トランジスタ3のオフリーク電流と 同程度の大きさの電流を流す回路を付加し、出力トラン 10 ジスタ3のVthを高めることに依る出力トランジスタ 3の駆動能力の低下無しに、オフリーク電流に依る出力 端子4の電圧が上昇する事を防ぐことができる。

#### [0006]

【発明の実施の形態】この発明の実施の形態を図に基づ いて説明する。本発明による正の出力電圧を持つボルテ ージレギュレータの回路図を図1に示す。基準電圧回路 1の出力電圧と出力端子4の電圧を抵抗R1とR2で分 割された電圧は誤差増幅回路2で比較され、出力トラン ジスタ3を制御する。出力トランジスタ3に流れる電流 20 をloutとする。無負荷時は、loutは出力トランジスタ3 のオフリーク電流とブリーダ抵抗R1とR2に流れる電流と なる。高温時には出力トランジスタのオフリーク電流が 増大する。この時オフリーク電流補正回路5は、出力ト ランジスタ3に流れるオフリーク電流と同程度の大きさ の電流を引き込む。これにより、抵抗R1とR2を流れ る出力トランジスタ3のオフリーク電流を減少させ、出 力電圧の上昇を抑えることが可能となる。

【0007】本発明による正の出力電圧を持つボルテー ジレギュレータの別の実施例を図3に示す。トランジス 30 タ6に流れる電流を I とする。トランジスタ6には出力 トランジスタ3とトランジスタ6のサイズ比に応じてIo ut(出力トランジスタ3のオフリーク電流)に比例した オフリーク電流 I が流れる。出力トランジスタ3のゲー ト長をL1、ゲート幅をW1、トランジスタ6のゲート 長をL2、ゲート幅をW2とするとIとloutの比はI/I out= (W2/L2) / (W1/L1) となる。

【0008】この比の電流がトランジスタ6に流れる。 そしてトランジスタ6と同一の電流がトランジスタ7に 流れ、トランジスタ7と8のトランジスタサイズの比に 出力トランジスタ3のオフリーク分の電流値と同等の電 流値をトランジスタ8により引き込むため、図5の出力 電流と出力電圧のグラフの点線で示すように、出力トラ ンジスタ3のオフリークによる出力電圧の上昇を抑える 事ができる。

【0009】例えば、出力トランジスタ3のサイズ比が W/L=10000/10、無負荷時の出力トランジ スタ3のリーク電流が lout=1μAであるとする。こ の時、トランジスタ6のサイズ比が W/L=10/1電流が小さくなるほど出力トランジスタ3のリーク電流 50 0 であれば、トランジスタ6に流れるオフリーク電流



は、

 $I = ((10/10) / (10000/10)) \times I = 0.001 \mu A$ 

となる。この時トランジスタ7とトランジスタ8のサイズ比を例えば、

トランジスタ7が W/L = 5/100トランジスタ8が W/L = 250/5

にすればトランジスタ8には  $1 \mu$  A の電流が流れることになり、出力トランジスタ3のリーク電流と同等の電流を引き込むことになる。

【0010】図4に本発明の請求項1の正の出力電圧を持つボルテージレギュレータの別の実施例を示す。負荷が軽い場合、誤差増幅回路2は出力トランジスタ3を制御し、offさせる傾向にある。この時同じ誤差増幅回路2によってトランジスタ9がoffする。これによりインバータ回路11の入力は定電流回路12によって低レベルに引かれているため、低レベルとなる。このためインバータ回路11はトランジスタ10をonし、出力トランジスタ3のオフリーク電流を補正する回路は動作する。

【0011】負荷が重くなると、トランジスタ9はon し、インバータ回路11の入力は高レベルとなり、トランジスタ10をoffする。トランジスタ10がoffされるためトランジスタ6のオフリーク電流を補正する回路は停止する。このため負荷が重いとき、出力トランジスタ3のオフリーク電流を補正する回路による、消費電流を減らすことが可能になる。

### [0012]

【発明の効果】本発明は、ボルテージレギュレータにお

いて出力トランジスタのオフリークと同程度の大きさの 電流を流す回路を付加することにより、ボルテージレギュレータの出力トランジスタのVthを高める(出力トランジスタの駆動能力を落とす)ことなく、出力電流が少なくなってもオフリークの影響による出力電圧の上昇が抑えられるボルテージレギュレータを供給出来る効果がある。

#### 【図面の簡単な説明】

【図1】本発明によるボルテージレギュレータの説明図10 である。

【図2】従来のボルテージレギュレータの説明図である。

【図3】本発明によるボルテージレギュレータの他の説明図である。

【図4】本発明によるボルテージレギュレータの他の説明図である。

【図5】ボルテージレギュレータの出力電圧と入力電圧 のグラフの例である。


#### 【符号の説明】


- 20 1 基準電圧回路
  - 2 誤差増幅回路
  - 3 出力トランジスタ
  - 4 出力電圧端子
  - 5 オフリーク電流補正回路

6~10 MOSトランジスタ

- 11 インバータ回路
- 12 定電流回路
- R1, R2 抵抗

【図1】





[図2]

